(19)[[本国特治庁(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-160588

(43)公開日 平成5年(1993)6月25日

(51)Int.Cl.5

識別記号 广内整理番号

FΙ

技術表示箇所

11 0 5 K 7/20 11 0 1 L 23/40 B 8509--4E A 7220-4M

審査請求 未請求 請求項の数3(全 7 頁)

(21) 255 番号

特願平3-320411

(22) HUMITT

平成3年(1991)12月4日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(71):H:100 A 000233468

日立超エル・エス・アイ・エンジニアリン **グ株式会社**

東京都小平市上水本町5丁目20番1号

(72)発明者 三輪 孝志

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 介理上 秋田 収喜


最終頁に続く

(54)【発明の名称】 半導体モジュール装置

(57)【型約】

【目的】 半導体モジュール装置において、実装密度を 向上しかつ放熱効率を向上する。又、半導体モジュール 装置において、放熱効率を向上しかつ回路動作速度の高 速化を図る。

【構成】 半導体モジュールにおいて、可塑性配線基板 1の表面に中央演算処理用半導体装置2を実装しかつ裏 面にキャッシュメモリ用半導体装置3を実装し、これら を2枚の放熱板6及び7で挟持する。又、前記可塑性配 線基板1の信号配線11S若しくは電源配線11V»、 基準電源配線13Vェの大々を重ね合せる。



【特許請求の範囲】

【請求項1】 可塑性配線基板の表面に第1半海体装置を実装するとともに、この可塑性能線基板の表面と対向 する裏面の面流第1半準線表置の搭載等域と異なる領域 に第2半導体装置を実装し、前記可塑性配線基板の厚さ 方面において、この可塑性直線基板、第1半海体装置及 が第2半導体装置を2板の放熱板で採持し、前記第1半 滞体装置、第2半導体装置の大々と放熱板の大々との間 を直接に若しくは熱点薄料を介化て連結したことを特 強とする半導体モジュールを流

【請求項2】 前記請求項1に記載の2枚の放熟板はい 切れ6第1半導体表置及び第2半導体表置を破費できる 程度の面積で構成され、2枚の放熱板のうち少なくとも 一方の放熱板は放熱フィンが構成される。

【請求項3】 信号配線若しくは定額配線が配置される 配線房及びは定全域に渡って基準電源配線が配置された 配線房を有する可塑性配線板の表面に大々実装高さが 異なる第1半導体装置及び第2半導体装置を実装し、こ の第1半導体装置、第2半導体装置の大々に直接に着し くは無点薄材を介在して放無数を連結したことを特徴と 20 する半導体モジュール装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体モジュール装置 に関し、特に、基製に複数個の半導体装置が実装された 放然構造を有する半導体モジュール装置に適用して有効 力特権に関するものである。

[0002]

【従来の技術】1つのモジュール基板に中央演算処理用 半導体装置及びその間辺機器としてのキャッシュメモリ 用半導体装置を実装した生勢体モジュール装置の間でが 行われている。この極の半導体モジュール装置はパーソ ナルコンビュータ、オフィスコンビュータ等、小型汎用 コンビュータに制込まれる。

【○○○3】 前記半導体モジュール装置に実装される中 東演算処理用半導体装置は、パイポーラトランジスタ、 にMOS 以はその組合せて資理用路が構成され、高速回 路動作が行えるが、免熱量が高い、キャッシュメモリ用 半導体装置は、高速回路動計が行えるが、中央演算処理 用半導体装置はどではないが、同様に発熱量が高い、 このため、半導体モジュール装置は、アリント配線基板 減算処理用半導体装置、キャッシュメモリ用半導体 就算処理用半導体装置、キャッシュメモリ用半導体 に個々に放然フィンを取り付けた放熱構造が採用され る。また、半導体モジュール装置は基板内部に熱伝導用 年間込んだメタルコア基板を使用する放無構造が採 用される。

【0004】なお、放熱構造については、例えば、株式 会社 サンエンスフォーラム、超しSIデバイスハンド ブック、昭和58年11月28日発行、第247頁乃至 50

第251頁に記載されている。

[0005]

【発明が解決しようとする課題】(1) 前述の半導体モジュール装置のうち、前者の半導体モジュール装置は中央電視期間半導体装置、キャッシュメモリ川半導体装置の大々に個々に設計された放集フィンが装着される。中央電影処理用半導体装置に表着される放焦フィンは、接続引が高いので放発フィンの本面検を多く必要とし、高さ方向に表面権を稼ぐ場合はキャッシュメモリ川半導

10 休装海に装着される放然フィンの高さに比べて高くなる。このため、放禁フィンを含めた合計の中央演算処理 用半等体装置、放禁フィンを含めた合計の中央演算処理 用半等体装置の共々の実装高さにばらつきが生じ、 実装高さが高い中央演算処理用半導体装置の実装高さて 半導体モジュール装置の実装高さが決定されるので、半 導体モジュール装置の実装高度が依定する。

【0006】(2)また、中央演算処理用半導体装置に 装着される放然フィンは、放然フィンの表面積を平而方 向に稼ぐ場合は中央演算処理用半導体装置の安装面積よ りも大面積を有するオーバハング形状で積成される。こ のため、プリント配線基板(モジュール配線基板)にお

のため、アリント電線系技(モジュール配線基技)にお いて、放然フィンを含めた中央演算処理用半導体装置の 占有面積が増大し、半導体モジュール装置の火装密度が 低下する。

【0007】(3)また、前部問題点(2)により、放 独フィンのオーバハング形状に相当する分、中央演算処 理用事権装置、キャッシュスキリ用半導体装置の大々 の間を接続する信号配線、電源配線の大々の配線長が戻く なる。このため、信号配線の信号が達度数が遅くな る、信号配線や電源配線にノイスが売せまる様平が高く なる等、半導体モジュール装置の回路動作速度が遅くな

【0008】(4)また、前述の半導体モジュール装置 のうち、後名の半導体モジュール装置はメタルコア基板 をモジュール基板とするので、このメタルコア基板は製 作が複雑で部品点数が多く、結果的に、半導体モジュール装置が高価になる。

【①〇①9】本発明の目的は、以下のとおりである。 (1) 半導体モジュール装置において、実装密度を向上

するとともに、放熱効率を向上する。 (2)半導体モジュール装置において、放熱効率を向上

するとともに、回路動作速度の高速化を図る。

【()() 1()】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述及び添付図面によって明らか になるであろう。

[0011]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば下 記のとおりである。

【0012】(1) 半導体モジュール装置において、可

卵性配線基板の表面に第1半導体装置を実装するととも に、この可塑性配線基板の表面と対向する裏面の面記第 1半導体装置の搭載額度と異なる領域に第2半導体装置 を実装し、前記回塑性配線基板の厚き方向において、こ この可塑性配線基板。第1半導体装置を2秒の放熟板で採着し、前記第1半導体装置。第2半導体装置 等42次の放熟板で採着し、前記第1半導体装置。第2半導体装置の大々と放熟板の大々との間を直接に着しては 場合達材を介在して連結する。

【0013】(2) 前記手段(1)の2枚の放無板はいずれも第1半導体装置及び第2半導体装置を被覆できる程度の面積で構成され、2枚の放無板のうち少なくとも一方の放無板は放無フィンが構成される。

【0014】(3)半粉体モジュール装置において、信 号配線若しくは在海配線が配置される配線層及びはは全 販に渡って基準電源配線が配置された配線層を有する可 學性配線基板の表面に夫々実装高さが異なる第1半導体 装置及び第2半導体装置を実装し、この第1半導体装 置、第2半導体装置の大乗に直接に若しくは熱伝導材を

置、第2半導体装置の大々に直接に若しくは熱伝導材を 介在して放熱板を連結する。

[0015]

×

【作用】上述した手段(1)によれば、以下の作用効果 が得られる。

- (A) 前記可塑性配線基板の可塑性を利用し、前記可塑性配線基板の表面に実装される第1半導体装置の実装高さ、実面に実装される第2半導体装置の実装高さの大々ない関係配線 思想の呼ばらればにはいて重ねできるので
- を可塑性配線基板の厚さ方向において重複できるので、 この可塑性配線基板の厚さ方向において半導体モジュール表置の実装密度を向上できる。
- (日)前記可塑性配線基板の可塑性を利用し、第1半導 休設面を一方の放極板に、第2半端休装置を他方の放熱 板に大々連結できるので、第1半導体装置、第2半導体 装置の大々の回路動作で発出する熱を放熱板に伝達し、 半導体を送った外表面の振発神を全面上できる。
- 【0016】上述した手段(2)によれば、以下の作用 効果が得られる。
- (A) 前記第1半端休装液に速熱される放熱板の面積が 約1半端休装液及び第2半端休装液を被費する大面積で 構成され、面機に、第21字帳表流に連結される放熱板 の面積が第1半端体装置及び第2半端体装置、第2半導体 表面のいずれも放熱効率を高め、半端体モジュール装置 の放熱効率を向上できる。
- (B)前記2枚の放熱敷のうち、少なくとも 方の放熱 板に放熱フィンを構成したので、第1十導体装置、第2 平導体装置のいずれかの放熱効率を高め、半導体モジュール装置の放熱効率を向してきる。
- 【0017】上述した手段(3)によれば、以下の作用 効果が得られる。
- (△)前記可塑性配線基板の可塑性を利用し、第1半導体装置、第2半導体装置のいずれも放熱板に連結できる 50

ので、第1半導体装置、第2半導体装置の大々の同路動 作で発生する熱を放熱板に伝達し、半導体モジュール装 置の放熱効率を向上できる。

(1) 前記可塑性配線基板の信号配線、基準電源配線の 大々が垂なり合い、マイクロストリップ構造を構成する ので、信号配線前のクロストータノイズを低減し、半導 体モジェール装置の回路割由作速度の高速化が型れる。ま また、前記可塑性配線基板の電源配線、基準電源配線の大 々が重なり合い、インダクタンスの整合を行えるので、

10 電源、基準電源のいずれかに発生したノイスを低減し、 半導体モジュール装置の回路動作速度の高速化が図れ

【0018】以下、本発明の構成について、1つのモジ ュール基板に1個の中央減算処理用半導体装置及び複数 個のキャッシュメモリ用半導体装置を実装する半導体モ ジュール装置に本発明を適用した実施例とともに説明する。

【0019】なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り 20 返しの説明は省略する。

[0020]

【実施例】(実施例1)本実施例1は、半導体モジュール装置において、放熱効率を向上するとともに回路 動作の高速化を図る、本発明の第1実施例である。

【0021】本発明の実施例1である半導体モジュール 装置について、図1 (一部を断面にした側面図)、図2 (半導体モジュール装置のモジュール基板の表面レイア ウト図)及び図3 (モジュール基板の裏面レイアウト 図)で示す。

0【0022】閏1万至図3に示すように、半導体モジュール装置は、中央流算処理用半導体装置2及びキャッシュメモリ用半導体装置3が実装されたモジュール基板としての可塑性(フレキシブル)配線基板1を2枚の放禁板6及び7で採材する。

【0023】前記可塑性配線基板1は、この配線解数に 限定されないが、始階基板12の表面(図1中、上側表面)に配線層11、裏面(図1中、下側表面)に配線層 13を有する2分配線放射構造で構成される。

の面積が第1半海体装置及び第2半海体装置を被棄する 【0024】樹脂基板12は、基本的に絶縁性を有し、 人面積で構成されるので、第1半海体装置、第2半海体 かつ可塑性を有する材料、例えばポリイミド系樹脂で形 壊される。

【0025】樹脂基板12の表面側の配線項11、裏面側の配線列13の大な位例にはCu若しくはCu差上体 とする相が下が成される。樹脂基板12の表面側の配線 対11は、図1及び図2に示すように、外部機器に接続 対3外部コネクタ端子11C、中央流資処理用平導体装 河2、キャッシッメモリ用手線体装両3の大々を実装す る実装端子11P、実装端子11P間を相方に連結する 信号配線11S、回線の動作に適を保給するに適配線 1V。字が配置される一般複数1 13は、|対上及び図3に示すように、回路の基準電源を 供給する基準電源配線13V。が配置される。この基準 電源配線13V。は配線層13のはほで域に渡って《ペ でで1が成される。この制度返集12の実面側の基準に 線配線13V。は、図3に示すように実面側から見て接 終配13日を通して、図2に示すように表面側から見て 接続1111日並して、表面側の基準電源配線11V。 に電気的に接続される。

【〇〇26】中央演算処理用半導体装置2は、半導体へレット21の外部端子(ボンディングバッド)22。明 型性配線基板 10 み無間かご良場合 11 中の大なをフェースダウンボンディング法で電気的かつ機械的に接続し、月正体2 3で対点される。半導体ペレット2 1 は、何とば甲結前は素板で構成され、その素子形成面にバイボーラトランジスタ、相補型M 1 S F E T X はそれらを組合せて構成した中央演算処理回路(C P U)が搭載される。日本体2 3 は少などとも半導体化ット2 1 の 素了形成面、外部端子2 2 と 実装端子1 1 P との接続的域の大々を被関する。対止体2 3 はかてたり

【0027】キャッシュメモリ用平導体装置 3は、居止 体31、この月止体31の内部に封止された平場体へレット(包括こない)及びこの半導体へレットの外部端子 に電気的に接続されたリード32を主体に構成される。 平場体ペレットは同様に単結局下素と板で構成される。 平場体ペレットは同様に単結局下素と板で構成され、そ の素子形成面にキャッシュメモリ回路が搭載される。居 止体32は、トランスファモールド法で成型され、例え ばエボキシ系樹脂で形成される。月止体31の外部に配 列されたリード32は可塑性が展表数1の表面側の実装 端子11Pに電気的か一機械炉、接続される。この実装 数に限定されないが、本実機例の半端体モジュール表面 は可塑性配線基板1の表面側のキャッシュメモリ 用半導体表置3が実装される。

[00029] 可塑件指線基板1の裏面側は前温放換数6 と実質的に同一共同面積で構成された放熱収予が透結さ れる。半導体モジュール表選は、可塑性配線基板1の表 59。 薄体装置2及びキャッシュスモリ用半導体装置3を被型

而側に中央演算処理用半導体装置 2及びキャッシュメモ リ用半導体装置 3 が実装され、この可塑性配線基板 1 の 表面側での放熱効率を高めたいので、放熱板 6 にフィン が構成され、放熱板ではフィンを設けていない。

【0030】本実施例の平導体モジュール装置は、可塑性配線基板1に実装された中央演算処理用半導体装置2の実装高さがキャッシュメモリ用半導体装置3の実装高さに比べて低いので、放熱板7と封止体23との間に弾性体5を介在し、可塑性配線基板1の可塑性を利用し、0 放熱板0への当接が行われる。可塑性配線基板1の表面側の放熱板0、実面側の放熱板7の大々は、周辺的域において、挟持部材をで組立てられる。挟持部材8は、本て漁飼の場合、ボルト及びナットが使用される場合、挟持の際に過負荷による中東演算処門用半導体装置2以はキャッシュメモリ、用半導体装置3の損傷や破壊を防止するために、ボルト

頭と放熱板6との間に弾性体9(本実施例の場合、コイ

ルばね)を介在する。

化がタオれる。

【0031】このように、半導体モジュール装置におい て、表面に信号配線11S若しくは電源配線11V』が 配置される配線層11及びほぼ全域に渡って基準電源配 線13V6が配置された配線増13を有する可塑性配線 基板1の表面に大々実装高さが異なる中央演算処理用半 導体装置2及びキャッシュメモリ用半導体装置3を実装 し、この中央演算処理用半導体装置2、キャッシュメモ リ用半導体装置3の大々に直接に若しくは熱伝導材4を 介在して間接的に放熱板6を連結する。この構成によ り、以下の作用効果が得られる。(A)前記可塑性配線 基板1の可塑性を利用し、中央演算処理用半導体装置 2、キャッシュメモリ用半導体装置3のいずれも放熱板 6に連結できるので、中央演算処理用半導体装置2、キ セッショメモリ用半導体装置3の夫々の回路動作で発生 する熱を放熱板6に伝達し、半導体モジュール装置の放 熱効率を向上できる。(B)前記可塑性配線基板1の信 号配線11S、基準電源配線13Vg の大々が重なり合 い、マイクロストリップ構造を構成するので、信号配線 1.1.S間のクロストークノイズを低減し、半導体モジュ 一ル装置の回路動作速度の高速化が図れる。また、前記 可塑性配線基板1の電源配線11V』、基準電源配線1

【0032】また、前記半導体モジュール装置の放熱板 6は中央補骨処理用半導体装置2及びキャッシュメモリ 用半導体装置2を装置できる程度の油積に構成され、放 熱板6はフィンが構成される。この構成により、以下の 作用効果が得られる。(A)前記中央減臭処理用半導体 装置と正連結される放熱板6の血積が中央減算処理用半 導体装置之及びキャッシュメモリ用半導体装置3を被買

3 Vs の夫々が重なり合い、インダクタンスの整合を行

えるので、電源、基準電源のいずれかに発生したノイズ

を低減し、半導体モジュール装置の回路動作速度の高速

する人面積で構成され、同様にキャッシュメモリ用半導 体装置 3 に連結された燃整板(の面積が中央施算処理用 半導体装置 2 度びキャッシュメモリ用半導体装置き被複 する大面積で構成されるので、中央演算処理用半導体装 第2、キャッシュメモリ用半導体装置 3 のいずれも 放熱 効率を高め、半導体モジュール装置の放熱効率を向上で さる。(B) 商記放禁板のこくことを構成したので、放 熱面積を増加でき、中央海算処理用半導体装置 2、キャッシュメモリ用半導体装置 3 のいずれかの放熱効率を高 ッシュメモリ用半導体装置 3 のいずれかの放熱効率を高 ッ 半導体モジュール装置の放性効率を同してきる。

【0033】(実施例2)本実施例2は、半導体モジュール装置において、放無効率を向上するとともに実装密度を向上した、本発明の第2実施例である。

【0034】木発明の実施例2である半導体モジュール 装置について、図4(一部を断面にした側面図)で示す。

【0035】図4に示すように、本実験例2の半導体モジュール表演は、可塑性配線基板1の表面側に中央演算 処別用半導体装置2が実装され、この実装された周囲に おいて、可塑性配線基板1の裏面側にキャッシュメモリ 用半導体装置3が実装され。中央電貨処門半導体装 置2は熱信導材4を介在して放熱板6に連結され、キャッシュメモリ用半導体装置3は熱板6に連結され、キャッシュメモリ用半導体装置3は熱伝導材4を介在して放 洗板1に連結される。

【0036】 FF、 2 枚の放熱板に及び7は、前述の実施列1 の半導体モジュール装置と同様に、可塑性配線基板1、中央演算処理用丁準体装置2 及びキャッシュメモリ用下導体装置3を大持する。この技材の際、可塑性配線基板1 の可塑性が利用され、可塑性配線基板1 の可塑性が利用され、可塑性配線基板1の同空を分かった。可塑性配線基板1 の同さないキャッシュメモリ用下導体装置3の実装高さを含む 30 で装高さい福用以上中央議算処理用下導体装置2 の実装高さが組込まれる(前者の実装高さの一部に後者の実装高が重進される(前者の実装高さの一部に後者の実装高さが重複する)。

【0037】前記可塑性配線基板1の基本的交積造は前述の実施例1の半導体モジュール装置と同様であるが、可塑性配線基板1の大面側の中央高線処理用下導体装置。 2の周囲に基準電源配線(Va)が手体に配置され、可塑性配線基板1の装面側には対荷配線(S)及び電源配線 (Va)が手体に配置される。

【〇〇38】このように、半場株モジュール装置におい 40 て、可塑性配線基板1の表面に中央演算処理用半導体装 置2を実装するとともに、この可塑性配線基板1の表面 と対向する裏面の前記中東海算処理用半導体装置3の群 裁領域と異なる領域にキャッシュスモリ用半導体装置3 を実装し、前記可塑性配線基板1の厚き方向において、 この可塑性配線基板1、中央演算処理用半導体装置3及 びキャッシュスモリ用半導体装置3名と枚の放熱板6及

び7で挟持し、前記中央演算処理用半導体装置2、キャ ッシュメモリ用半導体装置 3の大々と放熱板 (及び7の) 大々との間を直接に若しくは熱伝導材4を介在して間接 的に連結する。この構成により、以下の作用効果が得ら れる。(A)前記可塑性配線基板1の可塑性を利用し、 前記可塑性配線基板上の表面に実装される中央演算処理 田半導体装置2の実装高さ、裏面に実装されるキャッジ ュメモリ用半導体装置3の実装高さの大々を可塑性配線 基板1の厚さ方向において重複できるので、この可塑性 配線基板1の厚き方向において半導体モジュール装置の 実装密度を向上できる。(B)前記可塑性配線基板1の 可塑性を利用し、中央演算処理用半導体装置2を一方の 放熱板もに、キャッシュメモリ用半導体装置 3を他方の 放熱板7に夫々連結できるので、中央演算処理用半導体 装置 2. キャッシュメモリ用半導体装置 3の大々の回路 動作で発生する熱を放熱板6、7の夫々に効率良く伝達 し、半導体モジュール装置の放熱効率を向上できる。

【0039】以上、本発明者によってなされた発明を、 前記実施例に基づき具体的に説明したが、本発明は、前 の記実施例に限定されるものではなく、その要旨を逸脱し ない範囲において様々変更可能であることは分論であ

【0040】例えば、本発明は、複数個のメモリ用半導体装置、その原動用半導体装置の大々を実装する半導体 モンテール装置に適用してもよい。 【0041】

「発明の効果」本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

(1) 半導体モジュール装置において、実装密度を向上できるとともに、放熱効率を向上できる。

(2) 平導休モジュール装置において、放熱効率を向上できるとともに、回路動作速度の高速化を図れる。 【図面の簡単な説明】

【図1】 木発明の実施例1である半導体モジョール装置の側面図。


【図2】 前記半導体モジュール装置の基板の表面レイ アウト図。


【図3】 前記基板の裏面レイアウト図。


【図4】 本発明の実施例2である半導体モジュール装置の側面図。


【符号の説明】

1…可塑性配線基板、11, 13-電線型、12…側脂基板、2…中央演費処理批半導体装置、3…キャッシュ スモリ用半導体装置、4…熱伝導材、5, 9…弾性体、 6, 7…放熱板、8…状料部材。









フロントベージの続き

. . .

(72)発明者 白井 優之

白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72) 発明者 坪井 敏宏

東京都小平市上水本町5丁日20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 松永 俊博

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72) 発明者 小作 浩

東京都小平市上水本町5丁日20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内